Intégré tests de
circuit est essentiel à la fonctionnalité de la plupart des appareils
électroniques. Les micropuces, comme les circuits intégrés sont également
connus, peuvent être trouvées dans les ordinateurs, les téléphones cellulaires,
les automobiles, et pratiquement tout ce qui contient des composants
électroniques. Sans tester à la fois avant l'installation finale et une fois
installé sur une carte de circuit imprimé, de nombreux appareils arriveront non
fonctionnel ou cesser de fonctionner plus tôt que leurs durées de vie
attendues. Il existe deux grandes catégories de tests de circuits intégrés,
test de tranche et les tests de niveau de la carte. En outre, les essais
peuvent être de nature structurelle ou fonctionnelle fondée sur la base.
Le test
plaquette, ou sondage de la tranche, est effectué au niveau de la production,
avant l'installation de la puce dans sa destination finale. Ce test est
effectué en utilisant un équipement de test automatique (ATE) sur la tranche de
silicium complète à partir de laquelle la matrice carrée des puces sera coupé.
Avant l'emballage, l'essai final se fait au niveau du conseil d'administration,
en utilisant la même ou similaire ATE comme le test de tranche.
Génération
automatique de configuration de test, ou automatisé générateur de motif de test
(ATPG), est la méthode utilisée pour aider l'ATE dans la détermination des
défauts ou des anomalies dans les tests de circuits intégrés. Un certain nombre
de procédés ATPG sont en cours d'utilisation, y compris blocage à défaut,
séquentielle, et des méthodes algorithmiques. Ces méthodes structurelles ont
remplacé le test fonctionnel dans de nombreuses applications. Méthodes
algorithmiques ont été principalement développées pour gérer les tests de
circuit intégré plus complexe pour (VLSI) de circuits intégrés à très grande
échelle.
De nombreux
circuits électroniques sont fabriqués de façon à inclure intégré
d'auto-réparation (BISR) une fonctionnalité en tant que partie de la conception
pour le test (DFT) technique, qui permet une plus rapide et le test de circuits
intégrés moins coûteux. Dépend de facteurs tels que l'application et le but,
des variations et des versions de BIST spécialisées sont disponibles. Quelques
exemples sont programmables intégré auto-test (PBIST), continue intégré
auto-test (CBIST), et la mise sous tension intégré auto-test (PupBIST).
Lorsque la
réalisation des tests de circuits intégrés sur des planches, une des méthodes
les plus courantes est le test fonctionnel au niveau du conseil
d'administration. Ce test constitue une méthode simple de détermination de la
fonctionnalité de base du circuit, et le test supplémentaire est généralement
mis en œuvre. D'autres essais à bord sont le Boundary Scan test, le vecteur
moins test, et le test de retour d'entraînement vectoriel.
L'analyse limite
est généralement réalisée à l'aide de l'Institut des ingénieurs électriciens et
électroniciens (IEEE) 1149.1, communément appelé Groupe d'action mixte test
(JTAG). Test de circuit intégré automatisé est en cours de développement à
partir de 2011. Deux méthodes principales, l'inspection optique automatisée
(AOI) et automatisé d'inspection à rayons X (AXI), sont les précurseurs de
cette solution pour détecter des défauts au début de la production. Test de
circuit intégré continuera d'évoluer en tant que technologies électroniques
deviennent plus complexes et les fabricants de puces veulent des solutions plus
efficaces et plus rentables.
